PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-260557

(43) Date of publication of application: 16.09.1994

(51)Int.CI.

H01L 21/82 G06F 15/60

(21)Application number: 05-047676

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

09.03.1993


(72)Inventor: YOKOTA YOSHIO

(54) SEMICONDUCTOR DESIGN SUPPORTING SYSTEM

(57)Abstract:

PURPOSE: To design an LSI wherein a plurality of power supplies mixedly exist, by converting names of cells driven by different power supply potentials so as to correspond with the power supply potentials, distinguishing the parts diven by different power supply potentials, and forming a net list.

CONSTITUTION: A net list 19 is outputted on a hierarchy expansion part 14 by flatly expanding a circuit diagram 14a having hierarchy structure or by outputting the internal constitution of a simulation model or the like. The hierarchy expansion part 14 converts the names of cells which have the mutually same functions and are driven by different power supply potentials so as to correspond with the power supply potentials. A logic simulation part 15 using virtual wiring lengths calculates the delay time by converting the virtual wiring lengths registered into a library 20 in resistance components and capacitance components. Results of layout 16 are subjected to delay calculation by a logic simulation part 17. Whether a product is perfect is judged by test program formation 18. Thereby wiring design is enabled with a small amount of strong capacity.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP) (12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-260557

(43)公開日 平成6年(1994)9月16日

(51)Int.Cl.⁵ 識別記号 技術表示箇所 庁内整理番号 FI H 0 1 L 21/82 G 0 6 F 15/60 3 7 0 A 7623-5L 9169-4M H 0 1 L 21/82 C

審査請求 未請求 請求項の数2 OL (全 10 頁)


(21)出願番号 (71)出願人 000006013 特顯平5-47676 三菱電機株式会社 東京都千代田区丸の内二丁目2番3号 (22)出願日 平成5年(1993)3月9日 (72)発明者 横田 美穂 兵庫県伊丹市瑞原 4 丁目 1 番地 三菱電機 株式会社北伊丹製作所内 (74)代理人 弁理士 早瀬 憲一

(54) 【発明の名称 】 半導体設計支援装置

(57)【要約】

【目的】 複数電源混在LSIの設計が行える半導体設 計支援装置を得る。

【構成】 階層展開部14において、互いに同一機能を 有し相異なる電源電位で駆動されるセルのセル名や信号 名を電源電位に対応して変換することにより区別し、複 数種類のネットを取り扱えるようにして、同一LSIに 複数電源が混在したLSIを設計できるようにした。



1

【特許請求の範囲】

【請求項1】 同一集積回路内に相異なる電源電位によ り駆動する部分を有する複数電源混在の半導体集積回路 を設計支援する半導体設計支援装置であって、

互いに同一機能を有し相異なる電源電位で駆動されるセ ルのセル名を電源電位に対応して変換するセル名変換手 段を備え、

複数電源混在の半導体集積回路を設計可能であることを 特徴とする半導体設計支援装置。

【請求項2】 同一集積回路内に相異なる電源電位によ り駆動する部分を有する複数電源混在の半導体集積回路 を設計支援する半導体設計支援装置であって、

互いに同一機能を有し相異なる電源電位で駆動されるセ ルの信号名を電源電位に対応して変換する信号名変換手 段を備え、

複数電源混在の半導体集積回路を設計可能であることを 特徴とする半導体設計支援装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、半導体設計支援装置 20 に関し、特に複数の電源を混在して使用するIC,LS I等の半導体集積回路(以下、LSIと称す)を設計で きるようにしたものに関する。

[0002]

【従来の技術】従来、主として設計されているLSIの 電源電圧は、5 Vの単一電源であった。その後、LSI が搭載される装置の小型化、軽量化に伴い、その電源も 3 V, 3. 3 V等への低電圧化が図られていった。これ は、バッテリ駆動の装置の場合、その低電圧化を行なえ ば、バッテリを小型にかつ軽量にできるため、結果とし てこれにより駆動される装置の小型化、軽量化が達成で きるためである。しかし、いずれの場合も、5V,3 V, 3. 3 Vのように、1つのLSI内においては単一 電源であり、その半導体設計支援装置(以下CADシス テムと称す) も単一電源のLSI設計に対応するもので あった。

【0003】図5は従来のCAD(Computer Aided Desi gn)システムを示す概略構成図で、図において、100 はCADシステム用のソフトウエアが走行するCPU、 101はこのCPU100用の小容量, 高速メモリであ 40 る記憶装置、102はこのCPU100用の大容量,低 速メモリであるディスク装置、103はこのCPU10 0の処理結果や入力結果を画面表示する表示装置、10 4はこのCPU100に対しデータやコマンドを入力す るためのキー入力装置であり、座標入力用としてマウス が付属している。

【0004】次にその動作について説明する。キー入力 装置104によりCPU100に対し、CADシステム の実行を指示すると、ディスク装置102に格納されて いるCADシステムは記憶装置101に転送される。こ 50 のようにして記憶装置101に転送されたCADシステ ムはCPU100によって実行され、必要に応じてディ スク装置102から記憶装置101により読み出された データを処理し、その処理結果を表示装置103に表示 する。

【0005】図6はこの従来のCADシステムの動作を 示す全体概略図で、ゲートアレイのCADシステムを例 にとって示す。図6において、1は階層構造をもった回 路図1aをフラットに展開したり、ライブラリとして提 供しているマクロファンクションやシミュレーションモ デル等の内部構成を出力してネットリスト1bを出力す る階層展開部、2はライブラリ6に登録された仮想配線 長を抵抗,容量成分に変換して遅延計算を行ない、その 結果をもとにシミュレーションを行なう、仮想配線長に よる論理シミュレーション部、3は回路図を構成する素 子をLSI内に配置し、また素子間の信号を配線するレ イアウト部、4はレイアウトの結果の実配線長を抵抗, 容量成分に変換して遅延計算を行ない、その結果をもと にシミュレーションを行なう、実配線長による論理シミ ュレーション部、5は論理シミュレーション部2,4の シミュレーションで使用したテストパターンを用いて製 品の良品・不良品を判別するテストパターンを発生する テストプログラム作成部、6は階層展開部1,論理シミ ュレーション部2,レイアウト部3,論理シミュレーシ ョン部4, テストプログラム作成部5の各ステップに必 要なデータを格納しているライブラリであり、階層展開 部1に対してはデザインルール, 使用できる素子など、 論理シミュレーション部 2 に対しては仮想配線長, 素子 の遅延係数,素子の動作(ファンクション)、レイアウ ト部3に対してはチップ,素子の物理情報、論理シミュ レーション部4に対しては素子の遅延係数,素子の動 作、テストプログラム作成部5に対してはテストルー ル、テスト規格等の情報をそれぞれ格納している。

【0006】図7はこのCADシステムによる階層展開 前の回路図、表1は階層展開後のネットリストを示す。 ユーザーは図7のような回路図を作成する。この回路図 の作成はマウス等を用いて素子を対話的に配置し、素子 間を対話的に結線するデザインキットを用いて入力す る。回路図にはどのようなセルを使用し、さらにそれら のセルをどのように接続して所望のLSIを実現するか が示されている。CADシステムでは回路図を階層展開 部1で表1に示すようなネットリストに変換する。

[0007]

【表1】

図 7 のネットリスト BIIN PAD 13 Y S 1 Gl G 3 V 0 1 S A S 1 Y S 2 G 2BIIN PAD 12 Y S3 G 4 N 0 2 S A S 2 B S 3 Y S 4 G 5 BOIN A S4 PAD O2 G 8 BIIN PAD II Y S5 V 0 1 S A S 5 Y S 6 G 7 BOIN A S6 PAD O1 G 8

【0008】このネットリストの1行目には、ゲート識別名G1のBI1Nという素子のPADのピンに接続する信号は信号名I3で、Yピンに接続する信号は信号名S1の信号、という接続関係が記述されている。以下、一般的に、

ゲート識別名 素子名 ピン名 信号名 ピン名 信号 名 …

という規則に従ってネットリストの各行が記述されている。なお、「ピン名 信号名」の対はピン数と同数だけ繰り返して記述する。

【0009】以下、このネットリストを用いて、まず、仮想配線長による論理シミュレーション2を行って、LSIの論理検証を行う。この論理検証2aの結果、所望の論理が得られていなければ、再度、回路図を作成し、階層展開1を行う。所望の論理が得られれば、次はレイアウト3を行う。レイアウト後に、今度は、実配線長による論理シミュレーション4を行う。ここでも、論理検証4aを行ない所望の論理が得られていなければ、再度レイアウトあるいは再度回路図入力を行い、所望の論理が得られていれば、レイアウト部3で作成したマスクデータ3aを用いて、マスクを作成し、LSIの製作を行う。その後テストプログラム5aを作成する。

【0010】通常のCADシステムではライブラリ6に 詳細な情報を記述しておき、階層展開部1,論理シミュ レーション部2,レイアウト部3,論理シミュレーショ 40 ン部4,テストプログラム作成部5の動作を行なう各プ ログラムは、必要に応じてライブラリ6を参照する。

【0011】なお、仮想配線長はレイアウト実行前に、即ち、素子間が実際に配線されていない状態で回路の論理検証を行なうために統計データ等から決定したもので、これを用いて素子の負荷容量,抵抗を決定する。例えば、あるチップの仮想配線長1 (エル) は、

$l = K a + K b \times F O$

という素子のファンアウトFOに依存する計算式によっ に記述されていないため、単一電 て求められる。なお、このKa, Kbは統計的に求めら 50 行えないという問題点があった。

れた係数である。

【0012】また、実配線長は、レイアウトの実行結果から、仮想配線長を実際の素子間の配線長に戻したもので、それを抵抗,容量成分に変換して素子の遅延時間を計算する。

【0013】次に従来のCADシステムのネットリスト展開時の動作について、図7の回路図を表1のネットリストに変換する時を例にとって説明する。入力信号I1すなわち信号7は、セル8のBI1NのPADピンに入りする。セル8のYピンからは信号9が出力し、セル10のYピンからは、信号11が出力し、セル12のBO1NのAピンに入力する。さらにセル12のYピンからは信号13すなわち、出力信号Q1が出力している。以下、入力信号I2,I3から出力信号Q2までのセルの接続情報も同様に記述していったものが、表1のネットリストである。階層展開1の時に同時にライブラリ6を用いてデザインルールのチェックを行っている。このデザインルールのチェックでは、

- 20 ① ゲート識別名,ユーザが作成する階層名が最大使用 文字数以下か?
 - ② 禁止文字を使用していないかなどのルールを満たしているか?
 - ③ 素子の入力ピンオープンの記述がないか?
 - ④ 外部とのインターフェイス回路としてバッファ素子を挿入しているかどうか?
 - ⑤ ライブラリに登録されている素子以外の素子が使用 されていないか?
- ⑥ 出力ピン同士の接続など素子間の接続が正しく行な 30 われているか?

などのチェックが行なわれる。

【0014】ライブラリ6には、BI1N, V01S, N02S, BO1Nなどのセルが登録されている。表1 のネットリストは、論理シミュレーションやレイアウトでプログラムの処理しやすいようなフォーマットに変換されている。この例では、信号7, 9, 11, 13がそれぞれ00, 01, 02, 03で示されている。

[0015]

【発明が解決しようとする課題】ところで、上述のように電源電圧を低電圧にした場合、内部回路の消費電力を下げることができるが、LSIの入手の都合などにより同一基板上で異なるLSIを異なる電源電圧で駆動する必要がある場合などでは、電源電圧が異なるLSI間をインターフェイスする素子が必要になってくる。

【0016】このため、同一集積回路中に相異なる電源電位により駆動する部分を有する複数電源が混在したLSIが必要になるが、従来のCADシステムは以上のように構成されており、電源電圧の違いがネットリスト上に記述されていないため、単一電源のLSIの設計しか行えないという問題占があった。

5

【0017】この発明は、上記のような問題点を解消するためになされたもので、複数電源が混在したLSIの設計が行えるような半導体設計支援装置を得ることを目的とする。

[0018]

【課題を解決するための手段】この発明に係る半導体設計支援装置は、相異なる電源電位で駆動されるセルのセル名を電源電位に対応して変換し、相異なる電源電位で駆動される部分を区別してネットリストを生成するようにCADシステムを構成するようにしたものである。

【0019】また、この発明に係る半導体設計支援装置は、相異なる電源電位で駆動されるセルの信号名を電源電位に対応して変換し、相異なる電源電位で駆動される部分を区別してネットリストを生成するようにCADシステムを構成するようにしたものである。

[0020]

【作用】この発明による半導体設計支援装置においては、電源電位の違いを、ネットリスト内のセル名を変換することで区別し、複数のネットを取り扱えるようにしたので、複数電源が混在したLSIが設計できるようになる。

【0021】また、この発明による半導体設計支援装置においては、電源電位の違いを、ネットリスト内の信号名を変換することで区別し、複数のネットを取り扱えるようにしたので、複数電源混在用のライブラリが不要となり、少ない記憶容量で複数電源が混在したLSIが設計できるようになる。

[0022]

【実施例】実施例1.以下、この発明の一実施例を図について説明する。図1は、この発明の一実施例を示す半 30 導体設計支援装置の動作を示す全体概略図で、ゲートアレイのCADシステムを例に示す。この図1のフローは図5に示す装置と同様の装置により実行されるものである。

【0023】図1において、14は階層構造をもった回 路図14aをフラットに展開したり、ライブラリとして 提供しているマクロファンクションやシミュレーション モデル等の内部構成を出力してネットリスト19を出力 する階層展開部であり、互いに同一機能を有し相異なる 電源電位で駆動されるセルのセル名を電源電位に対応し 40 て変換する機能を有する。また、15はライブラリ20 に登録された仮想配線長を抵抗、容量成分に変換して遅 延計算を行ない、その結果をもとにシミュレーションを 行なう、仮想配線長による論理シミュレーション部、1 6は回路図を構成する素子をLSI内に配置し、また素 子間の信号を配線するレイアウト部、17はレイアウト の結果16の実配線長を抵抗,容量成分に変換して遅延 計算を行ない、その結果をもとにシミュレーションを行 なう、実配線長による論理シミュレーション部、18は 論理シミュレーション部15, 17のシミュレーション 50

で使用したテストパターンを用いて製品の良品・不良品を判別するテストプログラムを発生するテストプログラム作成部、19はこの実施例により階層展開部14で生成されたネットリストA、20はこの実施例によるCA

Dシステムで必要となってくるライブラリAである。

6

【0024】この図1の階層展開部14,論理シミュレーション部15,レイアウト部16,論理シミュレーション部17,テストプログラム作成部18およびライブラリA20と図6の階層展開部1,論理シミュレーション部4,テストプログラム作成部5およびライブラリ6の機能は基本的には同様である。ただし、この図1の装置では、複数電源混在のLSIのシミュレーションができるように、どの電源にどの素子がつながれているかを示すことができるように変更したライブラリ,ネットリストを取り扱うようにしている。

【0025】図2は、複数電源混在のLSIの回路図の一例である。Iの部分は電源電圧VDDIで動作させる部分、IIの部分は電源電圧VDD2で動作させる部分とする。表2は、この発明の一実施例により生成された、図2の回路図のネットリストAである。

[0026]

【表2】

	図 2	クネットリ	ノスト
G 1	BIINI	PAD I	3 Y S 1
G 3	V 0 1 S 1	A S 1	Y S 2
G 2	B I 1 N 1	PAD I	2 Y S 3
G 4	N 0 2 S 1	A S 2	B S 3 Y S 4
G 5	B O 1 N 1	A S 4	PAD O2
G 6	B 1 1 N 2	P A D I	1 Y S 5
G 7	V 0 1 S 2	A S 5	Y 5 6
G 8	BO1N2	A S 6	PAD O1

4)

【0027】次に、この発明の一実施例のCADシステムのネットリスト展開時の動作について、図2の回路図を表2のネットリストに変換する時を例に説明する。一般に同じセルであっても、電源電圧がVDD1の時とVDD2の時では、セルの特性が変わってくる。そこで、電源電位がVDD1で駆動させた場合と、VDD2で駆動させた場合のセルを別セルとして、ライブラリA20にセルの登録をしておく。例えば、セル21もセル22もセルのもつ機能としてはともにBI1Nと同じ表現を使用できるものであるが、セル21は、電源電圧VDD1で駆動させる部分Iで使用しているので、BI1N1、セル22は、電源電圧VDD2で駆動させる部分II

.7

7

で使用しているのでBIIN2という別のセル名に変換する。この変換は、回路図作成時にユーザに意識して生成してもらうようにしてもよいし、CADシステム内でVDD1で駆動させる部分とVDD2で駆動させる部分を認識して自動変換してもよい。

【0028】以上のように、セル名を変換することにより、表2に示されたネットリストが生成できる。ライブラリA20には、BI1N1, BI1N2, V01S1, V01S2, N02S1, N02S2, B01N1, B01N2等のセルが登録されている。

【0029】これ以降は、従来の装置と同様の処理を行 なうことにより、複数電源を混在して使用するLSIの マスクデータおよびテストプログラムを生成することが できる。即ち、このようにして作成されたネットリスト を用いて、まず、仮想配線長による論理シミュレーショ ン15を行って、LSIの論理検証を行う。この論理検 証15aの結果、所望の論理が得られていなければ、再 度、回路図を作成し、階層展開14を行う。所望の論理 が得られれば、次はレイアウト16を行う。レイアウト 後に、今度は、実配線長による論理シミュレーション1 7を行う。ここでも、論理検証17aを行ない所望の論 理が得られていなければ、再度レイアウトあるいは再度 回路図入力を行い、所望の論理が得られていれば、レイ アウト部16で作成したマスクデータ16aを用いて、 マスクを作成し、LSIの製作を行う。その後テストプ ログラム18aを作成する。

【0030】このように、上記実施例によれば、回路図をネットリストに展開する際にセル名を変更することにより、異なる電源電圧で駆動される部分のネットリストを区別できるようにしたので、複数電源混在LSIのCADシステムが実現できるという効果がある。

【0031】なお、この実施例では電源電圧がVDD 1, VDD2の2電源混在の場合について示したが、2 以上の電源電圧が混在する場合でも、同様に実現することができる。

【0032】実施例2.なお、上記実施例では、セル名を変更することで、複数電源混在LSIのCADシステムを実現したが、信号名を変更するようにしてもよく、これにより、上記実施例と同様の効果に加え、記憶容量を削減できる等のメリットを有するものが得られる。

【0033】図3はこの発明の他の実施例を示すCAD

8

システムの全体概略図で、ゲートアレイのCADシステ ムを例に示す。図において、21は階層構造をもった回 路図をフラットに展開したり、ライブラリとして提供し ているマクロファンクションやシミュレーションモデル 等の内部構成を出力してネットリストを出力する階層展 開部であり、互いに同一機能を有し相異なる電源電位で 駆動されるセルの信号名を電源電位に対応して変換する 機能を有する。また、15はライブラリに登録された仮 想配線長を抵抗,容量成分に変換して遅延計算を行な 10 い、その結果をもとにシミュレーションを行なう、仮想 配線長による論理シミュレーション部、16は回路図を 構成する素子をLSI内に配置し、また素子間の信号を 配線するレイアウト部、17はレイアウトの結果の実配 線長を抵抗、容量成分に変換して遅延計算を行ない、そ の結果をもとにシミュレーションを行なう、実配線長に よる論理シミュレーション部、18は論理シミュレーシ ョン部15,17のシミュレーションで使用したテスト パターンを用いて製品の良品・不良品を判別するテスト パターンを発生するテストプログラム生成部、22はこ の実施例により階層展開部21で生成されたネットリス トB、23はこの実施例によるCADシステムで必要と なってくるライブラリで、23aのライブラリBと、2 3bのライブラリCで構成されている。

【0034】この図3の階層展開部21,論理シミュレーション部15,レイアウト部16,論理シミュレーション部17,テストプログラム作成部18およびライブラリ23a,23bと図1の階層展開部14,論理シミュレーション部15,レイアウト部16,論理シミュレーション部17,テストプログラム作成部18およびライブラリ20の機能は基本的には同様である。ただし、この図3の装置では、通常の単一電源用のライブラリB,Cなどをそのまま複数電源混在のLSIのシミュレーションができるようにこれを取り扱えるようになっている。

【0035】図4は、複数電源混在のLSIの回路図の一例である。Iの部分は電源電圧VDD1で動作させる部分、IIの部分は電源電圧VDD2で動作させる部分とする。表3は、この発明の一実施例により生成された図4の回路図のネットリストBである。

40 [0036]

【表3】

-7

÷,

図4のネットリスト

G 1 BIIN PAD 13 Y SIA V 0 1 S A \$ 1 A Y S 2 A G 3BIIN PAD 12 Y S3A G 2 NO2S A S2A B S3A Y G 4 BOIN A SAA PAD O2 G 5 G 6 BIIN PAD II Y S5B VOIS A S5B Y S6B G 7 BOIN A S6B PAD O1 G 8

【0037】次に、この発明の一実施例のCADシステムのネットリスト展開時の動作について、図4の回路図を表3のネットリストに変換する時を例に説明する。まず、信号24,26,28,30は、ネットリストでは初めはそれぞれI1,S5,S6,O1で記述される。入力信号I1は電源電圧VDD2で駆動される部分の入力信号なので、セル25の出力信号26は仮に添字Bを付けてS5Bとする。同様にして添字Bのついた信号が入力されたセル27の出力信号28に添字Bを付け、S6をS6Bにする。以下、このような処理を繰り返し行なう。

【0038】なお、本実施例では外部ピン名に添字を付けていない。同様に電源電圧VDD1で駆動される部分も同様に添字Aを付けて行く。以上のようにセル名を変換して、表3に示すネットリストBが生成できる。

【0039】ライブラリB23aには、電源電位VDD1で駆動させた時のBI1N, VO1S, BO1N等のセルの情報を、ライブラリC23bには、電源電圧VDD2で駆動させた時のBI1N, VO1S, NO2S, B01N等のセルの情報を置いておく。どちらかのライブラリを参照すべきかは、セルの出力信号の添字がAならばライブラリB、BならばライブラリCを参照すればよい。

【0040】これ以降は、従来および図1の装置と同様の処理により目的とするマスクデータおよびテストプロ 40グラムを生成することができる。即ち、このようにして作成されたネットリストを用いて、まず、仮想配線長による論理シミュレーション15を行って、LSIの論理検証を行う。この論理検証15aの結果、所望の論理が得られていなければ、再度、回路図を作成し、階層展開21を行う。所望の論理が得られれば、次はレイアウト16を行う。レイアウト後に、今度は、実配線長による論理シミュレーション17を行う。ここでも、論理検証17aを行ない所望の論理が得られていなければ、再度レイアウトあるいは再度回路図入力を行い、所望の論理50

が得られていれば、レイアウト部16で作成したマスクデータ16aを用いて、マスクを作成し、LSIの製作を行う。その後テストプログラム18aを作成する。

【0041】このように、上記実施例によれば、セル名を変更するのではなく、信号名を変更することにより、複数電源混在LSIのCADシステムを実現するようにしたので、これにより、複数電圧混在のLSIが設計可能になるという実施例1と同様の効果に加え、実施例1では同一の機能の素子であるにもかかわらず電源電圧が異なるために3V用、5V用、3V/5V混在用の3種類のライブラリを必要としたのが、実施例1で必要とした複数電源混在用のライブラリAを準備しなくても通常の単一電源用のライブラリB、Cなどをそのまま複数電源混在用のライブラリとして流用でき、記憶容量の削減の応答スピードの向上が可能になるという効果がある。

【0042】なお、この実施例でも、電源電圧が2電源 混在の場合についてこれを示したが、2以上の電源電圧 が混在する場合でも、これを同様に実現することができ る。

【0043】また、上記各実施例では、ゲートアレイ用のCADシステムを例にとって説明したが、ASIC(Application Specific IC)等のCADシステムに適用してもよく、上記各実施例と同様の効果を奏する。

[0044]

【発明の効果】以上のように、この発明に係る半導体設計支援装置によれば、回路図をネットリストに展開する際に、互いに同一機能を有し相異なる電源電位で駆動されるセルのセル名を電源電位に対応して変換することにより、異なる電源電圧で駆動される部分のネットリストを区別できるようにしたので、複数電源混在のLSIが設計できるCADシステムが得られる効果がある。

【0045】また、この発明に係る半導体設計支援装置によれば、回路図をネットリストに展開する際に、互いに同一機能を有し相異なる電源電位で駆動されるセルの信号名を電源電位に対応して変換することにより、異な

13

11

る電源電圧で駆動される部分のネットリストを区別できるようにしたので、複数電源混在用のライブラリが不要となり、少ない記憶容量で複数電源混在のLSIが設計できるCADシステムが得られる効果がある。

【図面の簡単な説明】

【図1】この発明の一実施例による半導体設計支援装置の動作を示す全体概略図である。

【図2】複数電源混在LSIの回路図である。

【図3】この発明の他の実施例による半導体設計支援装置の動作を示す全体概略図である。

【図4】複数電源混在のLSIの回路図である。

【図5】従来および本発明の各実施例による半導体設計

支援装置の概略構成を示す図である。

【図6】従来のCADシステムの動作を示す全体概略図である。

12

【図7】階層展開前の回路図である。

【符号の説明】

14,21 階層展開部

15 仮想配線長による論理シミュレーション部

16 レイアウト部


17 実配線長の論理シミュレーション部

10 18 テストプログラム生成部


19, 22 ネットリスト


20, 23 ライブラリ

(図11) Fig. 1











【図4】



[图5]] Fig. 5



【図7】

